|
| Fiabilité semi-conducteur |
| |
| | | | Fiabilité en boitier (PLR) ou sur tranche (WLR) |
| | | | | | | | Fiabilité en boitier (PLR) ou sur tranche (WLR) |
| | | Solutions de test de fiabilité en boitier (PLR) ou sur tranche (WLR)
Solutions destinées à la mesure, au test, au contrôle du processus de fabrication jusqu’au déverminage des circuits intégrés. Notre gamme englobe des systèmes de burn-in (déverminage), des systèmes pour la fiabilité au niveau boitier (Electromigration, TDDB) et au niveau tranche (wafer). Ces solutions de test s’adressent aussi bien aux laboratoires de recherche et de développement qu’à l’industrie des semi-conducteurs, et tout autre segment intégrant des circuits intégrés. STAr utilise son expertise pour concevoir, fabriquer & commercialiser des systèmes de test de fiabilité et tests de durée de vie des interconnexions, le rodage des circuits intégrés, le dépistage de défauts de jeunesse, le test de fiabilité des PCB, etc…. Afin de pour répondre à tous les besoins pour la fabrication de composants électroniques.
Nos solutions de tests de fiabilité avancés pour l’industrie du semiconducteur, est basé sur une architecture parallèle permettant de déployer massivement plusieurs tests simultanés (ou de façon séquentielle) à différentes températures (indépendantes). Son architecture modulaire autorise des configurations diverses de tests en parallèle et reste évolutive (applications & capacité). La fonction monitoring temps réel assure une capture complète des comportements des DUTs.
Nous proposons 2 configurations :
- Mini-Oven : Four regroupant 5 cartes de test échantillons.
- Micro-Oven : Four indépendant par carte de test échantillons (DUT board).
Les systèmes sont pilotés par une interface intuitive offrant le contrôle des expérimentations et l'analyse des données (exportation des données brutes possible).
Nos solutions de fiabilité couvrent les tests les plus courants :
- EM | Electromigration (Interconnections : pistes, vias, bumps, TSVs Piliers, …).
- SM | Stress Migration (Interconnections : pistes, vias, bumps, TSVs Piliers, …).
- BTS | Bias Temperature Stress (Dielectric / Barrière : ILDs, IMDs, MIMs & TSVs).
- BTI | Bias Temperature Instability + NBTI & PBTI (Transistors CMOS).
- HCI | Hot Carrier Injection (Transistors CMOS & Bipolaire).
- TDDB Time Dependent Dielectric Breakdown (Oxydes de grilles de transistors CMOS).
- SILC | Stress Induced Leakage Current (Oxydes de grilles de transistors CMOS).
|
| |
| |
|